# Translation of the attached sheet (Japanese text portions only) Background Art Information

Patent No./Publication

Inventor(s)/Author(s)

Date etc

Jpn. Pat. Appln. KOKAI Publication No. 2001-67822; Kabushiki Kaisha Toshiba; Filed August 26, 1999 (Published March 16, 2001)

\*Concise Explanation

According to this publication, reproduction information read out of an optical disk is temporarily stored in a buffer memory, and simultaneous therewith, a PI-direction syndrome included in the reproduction information is calculated. The publication does not disclose anything about how to cope with a synchronization error.

Jpn. Pat. Appln. KOKAI Publication No. 2002-74861; Hitachi, Ltd.; Filed August 31, 2000 (Published March 15, 2002)

\*Concise Explanation

According to this publication, syndrome calculation is executed after error correction, and the system reliability is improved. On the other hand, the present invention executes syndrome calculation before error correction. The syndrome calculation is executed while simultaneously checking data completeness, thereby increasing the reliability.

\*Concise Explanation

Prior Applications of Inventors or of Kabushiki Kaisha Toshiba (Assignee)

Application No. Toshiba Reference Country Agent memo

Inventor(s)

Signature & Date

Patent engineer's comment on inventor's information or patent engineer's information

Jpn. Pat. Appln. KOKAI Publication No. 2002-74861 (which is referred to in the specification)

Jpn. Pat. Appln. KOKAI Publication No. 2001-67822 (which is referred to in the specification)

THIS PAGE BLANK (USPTO)

·				
*				
C1 - 1 11		Detail	_	
Checked by		Dated		
	M 13 D 6	T 4 4 D 6	•	
	Toshiba Reference	Japanese Agent's Ref	sheet	

.

# THIS PAGE BLANK (USPTO)

## **ECC CIRCUIT AND DISK-REPRODUCING APPARATUS**

Patent number:

JP2001067822

**Publication date:** 

2001-03-16

**Inventor:** 

FURUHASHI SHINOBU

**Applicant:** 

**TOSHIBA CORP** 

Classification:

- international:

G11B20/18; G06F12/16; H03M13/15


- european:

Application number: JP19990239612 19990826

Priority number(s):

#### Abstract of JP2001067822

PROBLEM TO BE SOLVED: To obtain a disk-reproducing apparatus which can improve an ECC- processing speed while holding a high error-detecting efficiency and can reproduce disks at high speed with a high reliability. SOLUTION: The disk-reproducing apparatus includes a pickup 12 and an RF amplifier 13 for reading out information recorded to an optical disk 11, a signal-processing circuit 14 for processing signals generated by the RF amplifier 13, a decoder 20 for carrying out an error-correcting process for data supplied from the signal-processing circuit, and transferring error-corrected data outside, and a buffer RAM 25 to which data from the signal-processing circuit is temporarily written to be accessed at the error-correcting process. In this case, the decoder has a syndrome calculation circuit 201 for syndrome calculating a P correcting sequence with the utilization of an ECC parity concurrently with writing data to the buffer RAM.



וווים ו אישב שבירו ועסרוס)

THIS PAGE BLANK (USPTO)

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-67822 (P2001-67822A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) Int.Cl.7		識別記号	FΙ		<del>5</del>	·-マコード( <del>多考</del> )
G11B	20/18	544	G11B	20/18	5 4 4 Z	5B018
		5 1 2			5 1 2 D	5 J O 6 5
G06F	12/16	3 2 0	G06F	12/16	320E	
H03M	13/15		H03M	13/15		

審査請求 未請求 請求項の数5 OL (全 13 頁)

(22)出顧日 平成11年8月26日(1999.8.26)

(71) 出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 古橋 忍

神奈川県川崎市幸区小向東芝町1 株式会 社東芝マイクロエレクトロニクスセンター

内

(74)代理人 100083161

弁理士 外川 英明


F ターム(参考) 5B018 GA02 HA14 KA21 MA16 QA16 5J065 AA01 AB01 AC03 AD01 AD03 AF02 AG02 AH06

## (54) 【発明の名称】 ECC回路及びディスク再生装置

### (57) 【要約】

【課題】 高いエラー検出能力を有しながらECCの処理速度の向上を図ることができ、高速、高信頼性のディスクの再生を可能とするディスク再生装置を提供すること。

【解決手段】 光ディスク11に記録された情報を読み出すためのピックアップ12及びRFアンプ13と、RFアンプで生成された信号を処理する信号処理回路14と、信号処理回路から供給されるデータのエラー訂正処理を実行しエラー訂正データを外部へ転送するデコーダ20と、信号処理回路からのデータが一旦書き込まれてエラー訂正処理時にこの書き込まれたデータへのアクセスが行なわれるバッファRAM25とを具備したディスク再生装置において、デコーダが、バッファRAMへのデータの書き込みと並行してECCパリティを利用したP訂正系列のシンドローム計算を行なうシンドローム計算回路201を具備する。



# 【特許請求の範囲】

【請求項1】ディスクのプレーヤ側からデコードシステム内に送られメモリに書き込まれるエラー訂正処理のためのECCパリティを含んだデータについてエラー訂正を行なうエラー訂正回路と、前記メモリへのデータの書き込みと並行して前記ECCパリティを利用したP訂正系列のシンドローム計算を行なうシンドローム計算回路とを具備したことを特徴とするECC回路。

【請求項2】前記メモリへのデータの書き込みと並行して前記ECCパリティを利用したシンドローム計算の結果に基づき前記データのエラー検出を行なうエラー検出回路をさらに具備したことを特徴とするECC回路。

【請求項3】ディスクに記録された情報を読み出しこの情報に基づく信号を生成するヘッド部と、前記ヘッド部で生成された信号を処理する信号処理回路と、前記信号処理回路から供給されるデータのエラー訂正処理を実行したうえでエラー訂正後のデータを外部へ転送するデコーダと、前記信号処理回路からのデータが一旦書き込まれたデータへのアクセスが行なわれるメモリとを具備したディスク再生装置であって、前記メモリへのデータの書き込みと並行して、前記デコーダが、エラー訂正処理のためのECCパリティを利用してP訂正系列のシンドローム計算を行なうことを特徴とするディスク再生装置。

【請求項4】前記デコーダは、前記メモリへのデータの書き込みと並行して、前記ECCパリティを利用したシンドローム計算の結果に基づき前記データのエラー検出を行なうことを特徴とする請求項3記載のディスク再生装置。

【請求項5】前記デコーダは、前記データのエラー検出を行なってデータ中にエラーがないと判断したときは、前記メモリに書き込まれたデータをそのまま外部に転送することを特徴とする請求項4記載のディスク再生装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光ディスク再生時にエラー訂正処理を実行するためのECC回路、及びこのECC回路を備えたディスク再生装置に関する。

#### [0002]

【従来の技術】光ディスク再生装置は、CD-ROM等における高速回転での再生に伴い、再生速度の向上、データの高レート転送が要求されている。一般にディスクのデータは、プレーヤ側でのエラー訂正系の機構を経てデコードシステム側に転送される。ディスクのデータはセクタと呼ばれるデータのプロックに分かれてデコードシステム内に送られてくる。このデコードシステムに送られてくるセクタ毎のデータには、例えばブロック先頭を表す同期信号のSYNC、位置やモードフォームの情 50

2

報を有するHEADER、SUBHEADER、ユーザの情報を有するUSERDATA、エラー検出コードEDC、エラー訂正用の符号であるECCパリティ等が含まれている。なおこれらのデータの内容は、フォーム1というCDーROMフォーマットにおける1セクタのデータ内容を示している。デコードシステム内のデコーダ、例えばCDーROMデコーダは、データが書き込み、ホストコンピュータへの転送、及びエラー訂正等のアクセスを、ディスクの再生速度に逆比例した時間内に終了させることが重要である。

【0003】デコードシステム内に送られてくるセクタ 毎のデータに関し、デコーダでは定められたアルゴリズ ムに基づきエラー訂正処理がなされる。この定められた アルゴリズムの従来の例としては、次のようなものが挙 げられる。まず第1には、エラーの有無に関係なく必ず 一通りエラー訂正処理が実行されるというものである。 この第1の場合では、ディスクの再生速度の向上に伴 い、バッファRAMに対するアクセス能力を非常に高く する必要がある。各セクタ毎に必ず行なわれるエラー訂 正のための一連のアクセス動作を、次のセクタのデータ が転送される前に完了させたいからである。また第2 は、エラー検出によりエラーを含むと判断したときの み、エラー訂正処理を実行するというものである。すな わち、デコードシステム内に送られてくるセクタ毎のデ ータに予め含まれているEDC (エラー検出コード)、 及びC2訂正のためのフラグ、C2訂正不能フラグまた は補正フラグ等のIPFを利用し、エラー訂正処理の必 要性を判断する。これにより、エラー訂正処理の必要が なければ、エラー訂正処理を実行せずにホストコンピュ ータへのデータ転送を行なうことができる。

【0004】ここでEDCは、ディスク上のデータとして含まれている。またIPFは、プレーヤ側でのデータ処理においてエラー訂正系を経て付加される。従って、EDCやIPFの利用は、デコードシステム内のバッファRAMアクセスを必要としないエラー検出手段といれて、では、バッファRAMの性能向上、すなわちECCの処理速度の向上に苦慮する必要はない。このような第2のアルゴリズムを採用したデコードシステムによれば、少なくとも一部のデータ転送でき、ひいてはホストコンピュータへのデータ転送を早く実行することが可能となる。これにより、高速なアクセスタイムを有するデコードシステムが構築され得る。

[0005]

【発明が解決しようとする課題】ディスクのプレーヤ側からデコードシステム内に送られてくるセクタ毎のデータに関し、これまでのデコーダでは、エラーの有無に関係なく全データに対しエラー訂正処理が実行される第1

のアルゴリズムや、エラー検出によりエラーを含むと判 断したときのみエラー訂正処理が実行される第2のアル ゴリズムが採用されている。ディスクの再生速度が上が れば、ECCの処理速度の向上に苦慮する第1のアルゴ リズムよりも、EDC及びIPFを用いてエラー訂正処 理をするか否かを判断する第2のアルゴリズムを採用す る方が有利である。第2のアルゴリズムを採用する方が データの転送速度は上げられるし、バッファRAMの回 路規模は変更不要であるし、コスト的にも安価で済むか らである。しかしながらEDCは、セクタ毎のデータの エラー訂正のために付加されたエラー訂正符号のECC パリティをも含めたデータの正誤については関知すると ころではない。これは、ECCパリティ自体はEDCに よるエラー検出の対象ではないからである。またIPF は、プレーヤ側が独自のアルゴリズムを用いることによ って付加される情報であるため、信頼性という意味にお いて絶対ということはない。従って、ディスクの再生速 度の向上に伴い、EDCやIPFのみからエラー訂正を しない判断が下されることは、ディスクの再生において 髙信頼性を得るには必ずしも十分とはいえない。

【0006】さらにこれら以外にも、ECC専用のRAMをデコーダに内蔵させることで、エラー訂正の際のバッファRAMへのアクセスを不要化し、ECCの処理速度の向上を図ることも考えられる。然るにこの場合は、非常に大容量の専用RAMを新たに付加することが必要であるため、デコーダの回路規模が非常に大きくなってしまうという不具合が生じる。従って本発明は、上述したような事情を鑑み、回路規模の著しい増大を招くことたような事情を鑑み、回路規模の著しい増大を招くことなく、高いエラー検出能力を有しながらECCの処理速度の向上を図ることができ、ひいては高速、高信頼性のディスクの再生を可能とするECC回路及びディスク再生装置を提供することを目的とする。

#### [0007]

【課題を解決するための手段】上記目的を達成するため 本発明は、ディスクのプレーヤ側からデコードシステム 内に送られメモリに書き込まれるエラー訂正処理のため のECCパリティを含んだデータについてエラー訂正を 行なうエラー訂正回路と、前記メモリへのデータの書き 込みと並行して前記ECCパリティを利用したP訂正系 列のシンドローム計算を行なうシンドローム計算回路と を具備したECC回路を提供する。また本発明は、ディ スクに記録された情報を読み出しこの情報に基づく信号 を生成するヘッド部と、前記ヘッド部で生成された信号 を処理する信号処理回路と、前記信号処理回路から供給 されるデータのエラー訂正処理を実行したうえでエラー 訂正後のデータを外部へ転送するデコーダと、前記信号 処理回路からのデータが一旦書き込まれて前記デコーダ によるエラー訂正処理時にこの書き込まれたデータへの アクセスが行なわれるメモリとを具備し、前記メモリへ のデータの書き込みと並行して、前記デコーダが、エラ 4

一訂正処理のためのECCパリティを利用してP訂正系列のシンドローム計算を行なうディスク再生装置を提供する。すなわち本発明においては、デコードシステム側でのエラー訂正とパッファリングの処理に際して、バッファRAMのようなメモリへのデータの書き込みと並行して、ECCパリティを利用したP訂正系列のシンドローム計算を行なうことを特徴としている。このように構成することで本発明では、ECCパリティを利用したエラー検出能力の高いエラー訂正処理を、エラー訂正のためのアクセスに要する時間を短縮しながら実行することが可能となる。

#### [0008]

【発明の実施の形態】以下、本発明の実施形態について 図面を参照しながら説明する。図1は、本発明のECC 回路を含むディスク再生装置としてのCD-ROMシス テムを示すブロック図である。図1において、ディスク モータ10は光ディスク11を回転駆動する。ピックア ップ12及びRFアンプ13は、光ディスク11に記録 された情報を読み出しこの情報に基づくRF信号を生成 するヘッド部に相当している。すなわちピックアップ1 2は、内蔵された半導体レーザから光ディスク11上の ピット列に光ビームを照射し、また内蔵されたフォトダ イオードで反射ビームを検出し、得られた再生信号をR Fアンプ13に供給する。再生信号はRFアンプ13で 波形等化され、RF信号として生成される。その後RF 信号は、信号処理回路14やピックアップ系のサーボ回 路15に供給される。信号処理回路14には、データス ライサ、PLL及び同期信号分離回路やエラー訂正系の 処理回路等が含まれる。こうしてプレーヤ側でのエラー 訂正処理を経たデータ信号は、デコードシステム側のデ コーダ20に送られる。なお信号処理回路14は、さら に図1に示したようにサーボ回路15とも集積化され て、DSP(ディスクサーボプロセッサ)100を形成 していてもよい。

【0009】デコーダ20は、ECC回路としてのプロ ック200を含んでおり、このECC回路のブロック2 00はシンドローム計算回路201及びエラー訂正回路 202を備えている。マイコン等からなるシステムコン トローラ26は、プレーヤ側の信号処理回路14やサー ボ回路15を制御するとともに、デコードシステム側の デコーダ20にも制御信号を供給する。 デコードシステ ム側に送られたデータは、デコーダ20に入力された 後、例えばFIFOバッファからなるインターフェース 回路(I/F)204を経由してパッファRAM(メモ リ) 25にバッファリングされたうえで、ディスクドラ イブ機構の外部のホストコンピュータ27へ高速に転送 される。また、ディジタルオーディオデータが記録され ているディスクを再生しているときは、オーディオ用の D/A変換器(DAC) 28ヘデータが送られてオーデ ィオ信号が再生される。本発明においては、バッファR

・AM25へのデータの書き込みと並行して、シンドローム計算回路201によるP訂正系列のシンドローム計算が行なわれるようにデコードシステム側が制御される。またエラー訂正回路202は、ここでのシンドローム計算の結果を参照しながら、バッファRAM25に書き込まれたデータのエラー訂正を行なう。このときバッファRAM25は、書き込まれたデータに対するエラー訂正のためのデコーダ20からのアクセス、及びプレーヤ側から送られてくるデータの書き込みに同時に対応できるよう、2つの格納領域に分割されたうえで使用される。なおバッファRAM25は、これに限らず3つ以上の格納領域を有していてもよい。

【0010】ここで図2は、バッファRAMの2つの格 納領域における処理の対象を経時的に示す模式図であ る。なお図2中には、デコードシステム側に送られたデ ータに対するエラー訂正処理の進行状態を併せて示して いる。図2に示されるように、例えば第1面でn-1セ クタのデータのエラー訂正処理を実行しているとき、第 2面ではnセクタのデータのバッファ転送(書き込み) が行なわれる。第1面でのエラー訂正が終了しエラー訂 正データが外部に転送された後、次のセクタのデータの 入力が開始されると、先にエラー訂正を実行していた第 1面にn+1セクタのデータのバッファ転送が行なわ れ、第2面でnセクタのデータのエラー訂正処理が実行 される。このシステムでは、プレーヤ側からシステムデ コーダ側へとデータが送られると、バッファRAMのい ずれかの格納領域に対するデータのバッファ転送と並行 して、デコーダ内のシンドローム計算回路においてデー タの入力順に、P訂正系列のシンドローム計算が行なわ れる。すなわち図2に示される通り、バッファRAMの 第2面に対しnセクタのデータのバッファ転送が行なわ れる期間には、nセクタのデータはデコーダにおけるP 訂正系列のシンドローム計算にも供される。以後同様 に、引き続いてバッファRAMの第1面に対しn+1セ クタのデータのバッファ転送が行なわれる期間には、n +1セクタのデータはデコーダにおけるP訂正系列のシ ンドローム計算に供され、バッファRAMの第2面に対 しn+2セクタのデータのバッファ転送が行なわれる期 間には、n+2セクタのデータはデコーダにおけるP訂 正系列のシンドローム計算に供される。

【0011】換言すれば本発明においては、データをバッファRAMに書き込んだ後、次の期間でバッファRAMにアクセスしてエラー訂正処理を実行する際に、すでにP訂正系列のシンドローム計算が済んでおり、ここでのシンドローム計算の結果P訂正が必要となれば、まずP訂正系列のエラーロケーションを算出したうえでエラーデータの訂正を行なえばよい。従って、図2に示される各期間内でのエラー訂正処理時に、少なくとも最初のP訂正系列のシンドローム計算及びそのためのバッファアクセスが必要ない分エラー訂正の終了までに要する時

6

間を短縮でき、結果的にECCの処理速度が高められ る。なおデータによっては、特定のセクタのエラー訂正 に際してP訂正、Q訂正が複数回繰り返される場合があ り、またこのとき2回目以降のP訂正では、エラー訂正 回路がバッファRAMにアクセスしてP訂正系列のシン ドローム計算を行なうことになるが、図2中には便宜上 1回目のP訂正及びQ訂正のみ示した。ここで本発明と 比較するために、従来のシステムにおけるエラー訂正処 理の進行状態を図3に示す。図3に示される通り、従来 はデータがバッファRAMに書き込まれた(バッファ転 送された)後、P訂正系列、Q訂正系列ともに常にシン ドローム計算から必要に応じて図示しないエラーロケー ションの算出を経てエラーデータの訂正までを行なって おり、各期間においてエラー訂正処理に長い時間を要し ていた。このため、特にデータの高レート転送が要求さ れた場合、エラー訂正終了後のエラー訂正データの転送 のための時間が不十分となり、エラー訂正データの外部 への転送(ホスト転送)が完了しないうちに次のデータ がプレーヤ側から送られてきて、デコードシステム側の 動作に破綻をきたしてしまうおそれがあった。

【0012】これに対し本発明では、図2に示される各 期間でのエラー訂正処理の時間が短縮されているので、 その短縮分をエラー訂正データの外部への転送に充てれ ば、エラー訂正データが外部へ転送される前に次のデー 夕が送られてきて、エラー訂正データが上書きされて破 壊されるという問題が有効に回避され得る。従って、さ らなるデータの高レート転送にも十分対応可能なデコー ドシステムが構築できる。なお、図中ハッチングが施さ れたそれぞれの期間のP訂正系列及びQ訂正系列のエラ 一訂正は、各訂正系列のシンドローム計算結果次第でさ らに省略可能である。次に図4を参照して、上述したよ うなエラー訂正処理をCD-ROMのフォーマットと対 比させて具体的に説明する。図4は、CD-ROMで定 められた各フォーマットを示すものであり、それぞれ1 つのセクタのデータ構成を示している。図示されるよう に、CD-ROMのフォーマットはモード0からモード 2まであり、訂正符号が付加されたフォーマットはモー ド1とモード2フォーム1である。従って、以下モード 1及びモード2フォーム1のフォーマットモードを代表 的に説明する。シンク (SYNC) はブロックの先頭を 表し、領域で12バイト設けられている。ヘッダー (H EADER) とサブヘッダー (SUBHEADER) は、位置やモードフォームの情報を有するデータ領域 で、モード2フォーム1の場合はこれらがそれぞれ4バ イトと8バイト設けられている。次に、ユーザーの情報 を有するユーザーデータ(USERDATA)の領域が 2048バイト設けられている。続いて、エラー検出コ ードEDCの領域が4バイト、エラー訂正用の符号であ るECCパリティの領域が276バイト設けられてい る。ECCパリティは、Pパリティ172バイトとQパ

リティ104パイトに分かれている。

【0013】なおモード1においては、サブヘッダー (SUBHEADER) の領域が設けられていない分、 未使用のデータ領域(digital 0)を8バイト有してい る。またモード1とモード2フォーム1におけるECC (P) 及びECC(Q)の矢印は、それぞれP訂正系列 のシンドローム計算の及ぶ範囲、Q訂正系列のシンドロ 一ム計算の及ぶ範囲を示している。上述した通り、訂正 符号が付加されたCD-ROMのフォーマットはモード 1とモード2フォーム1であり、換言すればCD-RO Mのフォーマットにおいて、エラー訂正が行なわれるの はモード1とモード2フォーム1である。ここではま ず、モード1の場合のシンドローム計算の手順を図5に 概念的に示す。CD-ROMのモード1のエラー訂正の アルゴリズムでは、1セクタのデータ2352バイトか ら同期パターン12バイトを除いた2340バイト(d 0 ~ d 2339) が、図5 (a) に示される通り偶数番目 の入力データの配列 (e<sub>0</sub> ~ e<sub>1169</sub>) と、奇数番目の 入力データの配列 (fo ~ files) の各1170パイ トの2面に分けられ、以後はこの2面で同時にエラー訂 正処理が実行される。エラー訂正のシンドローム計算

 $S 0 = u_0 + u_1 + \cdots + u_{24} + u_{25}$ 

 $S 1 = \alpha^{25}u_0 + \alpha^{24}u_1 + \cdots + \alpha^{24}u_{24} + u_{25}$ 

図 6 に、図 1 中に示されるシンドローム計算回路の具体的な構成を示す。このシンドローム計算回路は、モード 1 における P 訂正系列のシンドローム計算を行なう回路であり、上式(1)、(2)に従って入力データを順に計算する。

【0015】すなわち図6において、P訂正系列43列 のS0を計算するS0シンドローム計算回路301は、 加算器としてのEX-OR303と、前段側の43個の シフトレジスタ304、及び後段側の43個のシフトレ ジスタ305により構成されている。前段側のシフトレ ジスタ304は、43進カウンタ306の出力信号によ り制御され、後段側のシフトレジスタ305は、111 8進カウンタ307の出力信号により制御される。これ ら43進カウンタ306及び1118進カウンタ307 には、クロック信号CLKが供給されている。43進力 ウンタ306は、例えばクロック信号CLKを43個力 ウントしている間ハイレベル信号を出力し、43個カウ ントし終わる毎にローレベル信号を出力する。また11 18進カウンタ307は、クロック信号CLKを111 8個カウントしている間ハイレベル信号を出力し、11 18個カウントし終わる毎にローレベル信号を出力す る。P訂正系列43列のS1を計算するS1シンドロー ム計算回路302は、加算器としてのEX-OR308 と、前段側の43個のシフトレジスタ309、乗算器3 10、及び後段側の43個のシフトレジスタ311によ り構成されている。前段側のシフトレジスタ309は、 43進カウンタ306の出力信号により制御され、後段 50 8

\*は、2面とも同様に行なわれる。

【0014】図5(b)は、これらの2面の各1170 個のデータ構成について、データ配列の概念図を示すも のである。ヘッダー(HEADER)、ユーザーデータ (USERDATA) 及び未使用データ領域 (digital 0) を含むデータdataは、24バイト(u0~u23) ×43列のデータ配列で構成される。このデータ配列に 対して、P訂正系列とQ訂正系列の2つの方向にそれぞ れガロアフィールド (ガロア体) GF (28) で定義 されるリードソロモン符号の誤り訂正のための符号、す なわちPパリティとQパリティが配置される。なお図5 (b) 中には、こうしたデータに対しP訂正系列とQ訂 正系列の2つのシンドローム計算が行なわれる方向を、 矢印で示している。図示される通り、Pパリティは2パ イト(u24、u25)×43列のデータを有しており、結 局上述したような24バイト (u0 ~ u23) × 43列 のデータとPパリティの配列部を併せた26×43バイ トのデータに対してP訂正系列のシンドローム計算が行 なわれる。ここでP訂正系列のシンドロームは、以下の 式(1)、(2)で表される。なお、 $\alpha$ はガロア体の根 である。

··· (1)
··· (2)

側のシフトレジスタ311は、1118進カウンタ307の出力信号により制御される。

【0016】なお図6には、図5に示すしSBバイト側 のデータeo ~eiii7についてSO、S1のシンドロ ームを計算する回路のみを示している。しかしながら実 際には、図5に示すMSBバイト側のデータ  $f_0 \sim f$ III7についても同様にSO、S1のシンドロームを計算 する必要がある。従って、図6に示す回路が2系統必要 であり、全部で43×2×2×2=344個のレジスタ が必要となる。このようなシンドローム計算回路におい て、S0のシンドロームを計算する際、43進カウンタ 306から出力される信号に基づき、入力データea ~ e 42がシフトレジスタ304に供給され、ラッチされ る。次に、シフトレジスタ304にラッチされたデータ e 0 ~ e 42と入力データ e 43~ e 85とが E X - O R 3 03により加算され、シフトレジスタ304にそれぞれ ラッチされる。こうした動作を繰り返し、Pパリティデ ータe1075からe1117までの入力が終わった時点で、上 式(1)を満たすS0のシンドロームが43列分計算さ れる。ここで計算されたSዐのシンドロームは、111 8進カウンタ307の出力信号により制御される43個 のシフトレジスタ305に供給され、ラッチされる。す なわち、次のセクタのデータがシステムデコーダ側に送 られてきて、バッファRAMに書き込まれるとともにシ ンドローム計算回路による計算が行なわれる間、エラー 訂正処理の対象となっている1つ前のセクタのデータに 関するシンドローム計算結果を、後段側のシフトレジス

タ305が保持し続ける。

【0017】またS1のシンドロームを計算する場合、 S0の場合と同様に、43進カウンタ306から出力さ れる信号に基づいて、入力データe0~e42がシフト レジスタ309に供給され、ラッチされる。次に、シフ トレジスタ309にラッチされたデータeo ~e42は 乗算器310によりα倍されてEX-OR308に供給 され、入力データ e 43~ e 85と加算されたうえで、加算 結果がシフトレジスタ309にそれぞれラッチされる。 こうした動作を繰り返し、Pパリティデータe1075から e1117までの入力が終わった時点で、上式(2)を満た すS1のシンドロームが43列分計算される。この計算 されたS1のシンドロームも、1118進力ウンタ30 7の出力信号により制御される43個のシフトレジスタ 311に供給され、エラー訂正処理が実行される間ラッ\*

\*チされる。さらに図7は、モード2フォーム1における P訂正系列のシンドローム計算を行なうシンドローム計 算回路を示すものである。図7に示されるように、モー ド2フォーム1のフォーマットでは、ヘッダー (HEA DER) の4パイト分少ない2336バイト (do ~ エラー訂正の対象である。

【0018】 S0のシンドロームの計算は、モード1の 計算結果とデータe0, e1, f0, f1 をそれぞ 10 れラッチしておき、最後にモード1の計算結果からデー 夕e0 ,  $e_1$  ,  $f_0$  ,  $f_1$  のいずれかを引き算する ことによりシンドロームを計算できる。この理由につい て、以下に説明する。上式 (1) の e g , e j に "0"を代入すると、次式(3)、(4)のようにな

0列目 S00 = 0 + e43+…+ e1032+ e1075  $= e_{43} + \cdots + e_{1032} + e_{1075}$ 1列目  $SO_1 = 0 + e_{44} + \dots + e_{1033} + e_{1076}$  $= e_{44} + \cdots + e_{1033} + e_{1076}$ ... (4)

一方、モード1の計算結果から $e_0$  ,  $e_1$  を引いた差 \*20 \*分は、次式(5)、(6)のようになる。

 $= e_{43} + \cdots + e_{1032} + e_{1075}$ 1列目  $SO_1 = e_1 - e_1 + e_{44} + \dots + e_{1033} + e_{1076}$  $= e_{44} + \cdots + e_{1033} + e_{1076}$ ... (6)

すなわち、式(3)=(5)、式(4)=(6)とな り、式(5)、(6)が正しいことが証明される。ま た、データ  $f_0$  ,  $f_1$  についても同様に証明できるた め、モード2フォーム1におけるS0のシンドロームを 計算できる。

\*c\$b\$,  $\alpha^{25}$ e0,  $\alpha^{25}$ e1,  $\alpha^{25}$ f0,  $\alpha^{25}$ f1の計算結果をラッチし、最後にモード1の結果からラッ チした計算結果を引き算すればよい。すなわち、上式 (2) のe<sub>0</sub>, e<sub>1</sub> に "0" を代入すると、次式 (7)、(8)のようになる。

【0019】S1のシンドロームの計算も、同様の理由★30

0 列目 S 1 0 =  $\alpha^{25} \times$  0 +  $\alpha^{24}$  e  $_{43}$  +  $\cdots$  +  $\alpha$  e  $_{1032}$  + e  $_{1075}$  $= \alpha^{24} e_{43} + \cdots + \alpha e_{1032} + e_{1075}$ 1 列目 S 1  $_{1} = \alpha^{25} \times 0 + \alpha^{24} e_{44} + \cdots + \alpha^{2} e_{1033} + e_{1076}$  $= \alpha^{24} e_{44} + \cdots + \alpha e_{1033} + e_{1076}$ ... (8)

一方、モード 1 の計算結果から  $lpha^{25}$   $e_0$  ,  $lpha^{25}$   $e_1$  を ightharpoonup 本 ightharpoonup 引いた差分は、次式(9)、(1 0)のようになる。

0列目 S10 =  $\alpha^{25}$ e0 -  $\alpha^{25}$ e0 +  $\alpha^{24}$ e43+…+  $\alpha$ e1032+e107

 $= \alpha^{24} e_{43} + \cdots + \alpha e_{1032} + e_{1075}$ 1 列目  $S1_1 = \alpha^{25}e_1 - \alpha^{25}e_1 + \alpha^{24}e_{44} + \cdots + \alpha^{24}e_{1033} + e_{107}$ 6

 $= \alpha^{24} e_{44} + \cdots + \alpha e_{1033} + e_{1076}$ ... (10)

従って、式(7)=(9)、式(8)=(10)とな り、式(9)、(10)が正しいことが証明される。ま た、データ  $f_0$  ,  $f_1$  についても同様に証明できるた め、モード2フォーム1におけるS1のシンドロームを 計算できる。

【0020】図7に示したモード2フォーム1における P訂正系列のシンドローム計算を行なうシンドローム計 算回路は、上式(5)、(6)、(9)、(10)に基

ドローム計算回路は、より具体的には、P訂正系列43 列のS0を計算するS0シンドローム計算回路401 と、P訂正系列43列のS1を計算するS1シンドロー ム計算回路402とにより構成されている。さらに、P 訂正系列43列のS0を計算するS0シンドローム計算 回路401は、加算器としてのEX-OR403と、前 段側の43個のシフトレジスタ404と、後段側の2組 のシフトレジスタ405、406と、これらシフトレジ づいて入力データを順に計算するものである。このシン 50 スタ405、406とそれぞれ対応する減算器407、

408と、2列目から42列目の計算結果をラッチする41個のシフトレジスタ409と、0列目の計算結果S00をラッチするシフトレジスタ410と、1列目の計算結果S01をラッチするシフトレジスタ411とより構成されている。後段側の一方のシフトレジスタ405はデータe0をラッチする。一方の減算器407は、前段側のシフトレジスタ404から出力されるモード1のS00計算結果から後段側の一方のシフトレジスタ405にラッチされたデータe0を減算し、他方の減算器408はモード1のS01計算結果から後段側の他方のシフトレジスタ406にラッチされたデータe1を減算する。

【0021】43進カウンタ412はクロック信号CL Kを43個カウントし、1118進カウンタ413はク ロック信号CLKを1118個カウントする。前段側の シフトレジスタ404は43進カウンタ412の出力信 号により制御される。検出回路 (DET<sub>0</sub> ) 414は 例えばデコーダにより構成され、1118進カウンタ4 12の出力信号をデコードし"0"を検出する。検出回 路(DET<sub>1</sub> )415は例えばデコーダにより構成さ れ、1118進カウンタ412の出力信号をデコードし "1"を検出する。検出回路414の出力信号は後段側 の一方のシフトレジスタ405に供給され、検出回路4 15の出力信号は後段側の他方のシフトレジスタ406 に供給される。さらに最終段で、それぞれモード1の計 算結果、0列目の計算結果S00 及び1列目の計算結 果S01 をラッチするシフトレジスタ409、41 0、411は、1118進力ウンタ412の出力信号に より制御される。また、P訂正系列43列のS1を計算 するS1シンドローム計算回路402は、加算器として のEX-〇R416と、前段側の43個のシフトレジス タ417と、2組の乗算器418、419と、一方の乗 算器419の出力データをラッチする後段側の2組のシ フトレジスタ420、421と、これらシフトレジスタ 420、421とそれぞれ対応する減算器422、42 3と、2列目から42列目の計算結果をラッチする41 個のシフトレジスタ424と、0列目の計算結果S1 0 をラッチするシフトレジスタ425と、1列目の計 算結果S1」をラッチするシフトレジスタ426とよ り構成されている。

【0022】一方の乗算器419は、前段側のシフトレジスタ417の出力データを $\alpha^{25}$ 倍し、他方の乗算器418は、前段側のシフトレジスタ417の出力データを $\alpha$ 倍する。後段側の一方のシフトレジスタ420は、一方の乗算器419の出力データ $\alpha^{25}$ e $_{0}$ をラッチし、他方のシフトレジスタ421は、乗算器419の出力データ $\alpha^{25}$ e $_{1}$ をラッチする。一方の減算器422は、前段側のシフトレジスタ417から出力されるモード1のS1 $_{0}$ 計算結果から後段側の一方のシフトレジスタ

12

420にラッチされたデータ $\alpha^{25}$ e0 を減算し、他方の減算器423はモード1のS11 計算結果から後段側の他方のシフトレジスタ421にラッチされたデータ $\alpha^{25}$ e1 を減算する。前段側のシフトレジスタ417は43進カウンタ412の出力信号により制御される。後段側の一方のシフトレジスタ420は、検出回路414の出力信号により制御され、後段側の他方のシフトレジスタ421は、検出回路415の出力信号により制御される。さらに最終段で、それぞれモード1の計算結果、0列目の計算結果S10及び1列目の計算結果S11をラッチするシフトレジスタ409、410、411は、1118進力ウンタ412の出力信号により制御される。

【0023】なお図7には、図5に示すLSBパイト側 のデータe0 ~e1117についてSO、S1のシンドロ ームを計算する回路のみを示している。しかしながら実 際には、図5に示すMSBバイト側のデータ  $f_0 \sim f$ 1117についても同様にS0、S1のシンドロームを計算 する必要がある。従って、図7に示す回路が2系統必要 である。このようなシンドローム計算回路において、S 0のシンドロームを計算する際、43進カウンタ412 から出力される信号に基づき、入力データe0~e42 がシフトレジスタ404に供給され、ラッチされる。次 に、シフトレジスタ404にラッチされたデータea ~ e 42と入力データ e 43~ e 85とが E X·- O R 4 0 3 に より加算され、シフトレジスタ404にそれぞれラッチ される。このとき、検出回路414が1118進力ウン タ412の出力信号をデコードして"0"を検出する と、検出回路114の出力信号に応じて、シフトレジス タ405はデータeo をラッチする。また、検出回路 415が1118進力ウンタ412の出力信号をデコー ドして"1"を検出すると、検出回路115の出力信号 に応じて、シフトレジスタ406はデータe」をラッ

【0024】モード1の計算結果は、入力データを全て 加算することにより得られる。EX-〇R403とシフ トレジスタ404により入力データが繰り返し加算さ れ、Pパリティデータe1075からe1117までの入力が終 わった時点で、S0のシンドロームが43列分計算され る。減算器407は、ここでの計算結果S00 からシ フトレジスタ405にラッチされたデータeo を減算 し、減算器408は、計算結果S0」 からシフトレ ジスタ406にラッチされたデータe」を減算する。 こうして計算されたS0のシンドロームのうち、0列目 と1列目は1118進カウンタ413の出力信号により 制御されるシフトレジスタ410、411にラッチさ れ、これ以外の41バイトは1118進力ウンタ413 の出力信号によりシフトレジスタ409にラッチされ る。一方S1のシンドロームを計算する場合、S0の場 50 合と同様に、43進力ウンタ412から出力される信号

に基づいて、入力データe0 ~e42がシフトレジスタ417に供給され、ラッチされる。次に、シフトレジスタ417にラッチされたデータe0 ~e42は乗算器418により $\alpha$ 倍されてEX-OR416に供給され、入力データe43~e85と加算されたうえで、加算結果がシフトレジスタ417にそれぞれラッチされる。このとき、検出回路414が1118進力ウンタ412の出力信号をデコードして"0"を検出すると、検出回路114の出力信号に応じて、シフトレジスタ420は乗算器419により $\alpha$ 25倍されたデータ $\alpha$ 25e0 をラッチする。また、検出回路415が1118進力ウンタ412の出力信号をデコードして"1"を検出すると、検出回路115の出力信号に応じて、シフトレジスタ421は乗算器419により $\alpha$ 25倍されたデータ $\alpha$ 25e1をラッチする。

【0025】 EX-OR416とシフトレジスタ417により入力データが繰り返し加算され、Pパリティデータe1075からe1117までの入力が終わった時点で、S1のシンドロームが43列分計算される。減算器422は、ここでの計算結果S10からシフトレジスタ420にラッチされたデータ $\alpha^{25}$ e0を減算し、減算器423は、計算結果S10からシフトレジスタ421にラッチされたデータ $\alpha^{25}$ e0を減算する。こうして計算されたデータ $\alpha^{25}$ e0を減算する。こうして計算されたデータ $\alpha^{25}$ e00 列目と1列目は118進力ウンタ413の出力信号により制御されるシフトレジスタ425、426にラッチされ、これ以外の41バイトは1118進力ウンタ413の出力信号によりシフトレジスタ424にラッチされる。図1に示され\*

 $S 0 = u_0 + u_1 + \cdots + u_{43} + u_{44}$ 

 $S 1 = \alpha^{44}u_0 + \alpha^{43}u_1 + \cdots + \alpha^{43}u_{43} + u_{44} \cdots (1 2)$ 

上述したようなシステムにおいては、バッファRAM25へのデータの書き込みと同時にP訂正系列のシンドローム計算が進行しているので、エラー訂正回路202によるエラー訂正処理の実行に当って、P訂正系列に関してはバッファRAM25へのアクセスを伴わないエラーロケーションの算出を直ちに行なうことができる。従って、エラー訂正処理に要する時間を短縮でき、ディスクの再生速度が高速化された場合においても、余裕を持って外部のホストコンピュータ27へデータを転送することが可能となる。

【0027】次に図8は、本発明のECC回路を含むディスク再生装置としてのCD-ROMシステムの他の例を示すプロック図である。図8から明らかなようにこの例は、デコードシステム側のデコーダ20内のECC回路のプロック200に、バッファRAM25へのデータの書き込みと並行して、ECCパリティを利用したシンドローム計算の結果に基づきデータのエラー検出を行なうエラー検出回路300を設けた点が、図1に示したシステムと異なる。ここでは、プレーヤ側から送られてきたセクタ毎のデータに関し、エラーが存在しないとき

14

\*るエラー訂正回路202は、シンドローム計算回路20 1の計算結果に基づきエラーロケーションを算出し、算 出したエラーロケーションに応じてバッファRAM25 内のエラーデータに対するP訂正を行なう。ただし、上 式(1)、(2)に基づくP訂正系列のシンドローム計 算結果が全43列でいずれも0であり、各列でエラーが ないことが判ったときは、エラー訂正回路202は最初 (1回目)のP訂正を省略して、Q訂正系列のシンドロ ーム計算から行なうアルゴリズムとしてもよい。シンド 10 ローム計算回路201の計算結果は、上述したようにモ ード1においては、S0シンドローム計算回路301中 のシフトレジスタ305とS1シンドローム計算回路3 02中のシフトレジスタ311にラッチされており、モ ード2フォーム1では、S0シンドローム計算回路40 1中のシフトレジスタ409、410、411、及びS 1シンドローム計算回路402中のシフトレジスタ42 4、425、426にラッチされている。

【0026】さらにエラー訂正回路202は、この後バッファRAM25に書き込まれたデータにアクセスしつつ、次式(11)、(12)に基づくQ訂正系列のシンドローム計算と、必要に応じエラーロケーションの算出及びエラーデータの訂正を行なう。なおここで、Q訂正系列のシンドローム計算の結果Q訂正が必要でエラーデータの訂正が行なわれると、これを受けてエラー訂正後のデータがP訂正系列のシンドローム計算に改めて供される。この場合は、エラー訂正回路202がバッファRAM25内のデータにアクセスしながらP訂正系列のシンドローム計算を行なう必要が生じる。

... (11)

は、図5 (b) 中に矢印で示されるP訂正系列とQ訂正系列の2つのシンドローム計算でP訂正系列の全43 列、Q訂正系列の全26列が全て0になることを利用して、エラー検出回路300がデータ内におけるエラーの有無を判断する。すなわちエラー検出回路300は、プレーヤ側から送られてきたデータの入力順に上式 (1)、(2)、(11)、(12)に基づくP訂正系

(1)、(2)、(11)、(12)に基づくP訂正糸列、Q訂正系列のシンドロームの総和をそれぞれ計算し、これらの総和がいずれも0となったときは、セクタウにエラーデータが含まれていないと判断し、システムコントローラ26にフラグFRGを出力する。なおエラー検出回路300の具体例としては、例えば本出願人による特願平10-56924号の図5、図10に示されるものが挙げられる。

【0028】図8に示されるシステムにおいては、エラー検出回路300によりパッファRAM25に書き込まれたデータにエラーがあると判断された場合、エラー訂正回路202はシステムコントローラ26の制御に基づき、P訂正系列のエラーロケーションの算出とエラーデ50 一夕の訂正、及びQ訂正系列のシンドローム計算乃至エ

ラーデータの訂正を行なう。一方、エラー検出回路30 0による計算結果がP訂正系列、Q訂正系列のいずれも 0でありエラーがないと判断されたときは、デコーダ2 0がバッファRAM25に書き込まれているデータをそ のままホストコンピュータ27に転送する。なお、エラ ー検出回路300がP訂正系列のシンドロームの総和の み0となったことを判別したとき、エラー訂正回路20 2に対しQ訂正から行なわさせるようなシステム構成と してもよい。あるいは、エラー検出回路300がデータ にエラーがあると判断した場合で、シンドローム計算回 路201によるP訂正系列のシンドローム計算結果が全 43列でいずれも0となったときは、図1に示したシス テムと全く同様に、エラー訂正回路202が最初(1回 目)のP訂正を省略して、まずQ訂正系列のシンドロー ム計算と、その結果に基づくエラーロケーションの算出 及びエラーデータの訂正を行なうアルゴリズムとしても よい。

【0029】こうしたシステムによれば、エラー検出回路300によりデータにエラーがないと判断された場合は、エラー訂正回路202がエラー訂正処理を実行しないため、外部のホストコンピュータ27にデータを高速に転送できる。特に、リアルタイムでなくキャッシュさ\*

 $P(x) = (x^{16} + x^{15} + x^2 + x)$ 

また IPFエラー検出部23は、信号処理回路14によ る信号処理中にエラーが検出された場合、信号処理回路 14によりデータに付加されるIPF(例えばC2訂正 のためのフラグ、C2訂正不能フラグまたは補正フラグ 等)を検出する。このIPFは、例えば1バイトのデー 夕に対して1ビット付加されており、 IPFエラー検出 部23は、1セクタ中のIPFの数をカウントし、この カウント値が"0"である場合、エラーなしと判断す る。上述したようなECCエラー検出部21、EDCエ ラー検出部22、IPFエラー検出部23は、システム コントローラ26の要求に応じて、それぞれエラー検出 結果に基づくフラグFRG1、FRG2、FRG3をシ ステムコントローラ26に出力する。システムコントロ ーラ26は、これらフラグFRG1、FRG2、FRG 3により、エラー訂正が必要であるか否か判断し、訂正 が必要な場合デコーダ20のエラー訂正回路202を起 動する。またエラー訂正の必要がなければ、バッファR AM25に書き込まれているデータをそのままホストコ ンピュータ27に転送するよう、デコーダ20に指示を 出す。

【0031】図9に示したシステムにおいても、エラー 検出回路300がデータにエラーがないと判断した場合 はエラー訂正処理を省略することで、外部のホストコン ピュータ27にデータを高速に転送することが可能とな る。しかもエラー検出回路300では、ECCエラー検 出部21、EDCエラー検出部22及びIPFエラー検 50 16

\*れたデータをホスト転送している場合、無駄なエラー訂 正による能力低下を防止し得る。また図9には、本発明 のECC回路を含むディスク再生装置としてのCD-R OMシステムのさらに他の例のプロック図を示す。この 例は、エラー検出回路として、上述したようにECCパ リティを利用してエラー検出を行なう回路以外に、ED CやIPFを利用してエラー検出を行なう回路を併用し たものである。すなわち、図9中のECCエラー検出部 21は、データの入力順にP訂正系列、Q訂正系列のシ ンドロームの総和をそれぞれ計算し、これらの総和がい ずれも0であるか否かに基づきデータ中のエラーの有無 を判断するものである。 ECCエラー検出部21として は、図8に示されるCD-ROMシステムの場合と同様 に、例えば特願平10-56924号の図5、図10に 示される回路が用いられ得る。次にEDCエラー検出部 22は、信号処理回路14から出力されるデータ中に含 まれるEDC(エラー検出コード)を検出するものであ る。すなわちEDCエラー検出部22は、次式(13) を計算することによりデータ中のエラーの有無を検出す る。

[0030]

 $(x^{16}+x^2+x+1)$  ... (13)

出部23のエラー検出結果を併用することで、エラー検 出精度を向上させることができる。

[0032]

【発明の効果】以上詳述したように本発明によれば、高いエラー検出能力を有しながらECCの処理速度の向上を図ったECC回路を提供することができ、このECC回路を使用することで、さらなるディスクの高速再生、データの高レート転送にも十分追随し得る高信頼性のディスク再生装置を実現することが可能となる。

【図面の簡単な説明】

【図1】本発明のECC回路を含むディスク再生装置としてのCD-ROMシステムを示すプロック図である。

【図2】バッファRAMの2つの格納領域における処理の対象を経時的に示す模式図である。

【図3】従来のシステムにおけるエラー訂正処理の進行 状態を示す図である。

【図4】CD-ROMで定められた各フォーマットを示す図である。

【図 5 】モード 1 の場合のシンドローム計算の手順を概 念的に示す図である。

【図6】モード1におけるP訂正系列のシンドローム計算を行なうシンドローム計算回路を示す図である。

【図7】モード2フォーム1におけるP訂正系列のシンドローム計算を行なうシンドローム計算回路を示す図である.

□ 【図8】本発明のECC回路を含むディスク再生装置と

してのCD-ROMシステムの他の例を示すブロック図である。

【図9】本発明のECC回路を含むディスク再生装置としてのCD-ROMシステムのさらに他の例を示すプロック図である。

# 【符号の説明】

- 11…光ディスク
- 12…ピックアップ
- 13…RFアンプ

\*14…信号処理回路

20…デコーダ

25…バッファRAM

200…ECC回路ブロック

201、301、302、401、402…シンドロー


18

ム計算回路


202…エラー訂正回路

300…エラー検出回路


#### 【図1】




【図2】




[図3]




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



TAGE BLANK (USPTO)